Huawei представила новую концепцию разработки и производства процессоров

Новая концепция позволит китайскому производителю достичь плотности транзисторов, эквивалентной 1,4-нанометровому техпроцессу, к 2031 году - и сделать это без использования передового литографического оборудования, доступ к которому китайскому бизнесу ограничили власти США.
Более полувека глобальная микроэлектроника развивалась по закону Мура: каждые два года количество транзисторов на кристалле примерно удваивалось за счет физического уменьшения их размера.
К концу 2020-х годов этот подход столкнулся с физическими ограничениями - размеры транзисторов уменьшились до единиц нанометров (размер десятка атомов), классическая физика перестала работать, в силу вступили квантовые эффекты, мешающие транзисторам корректно функционировать. Физические ограничения, такие как туннельный эффект, утечки тока сделали дальнейшее уменьшение размеров транзисторов все более сложным и дорогостоящим. Также эффекты распространения сигнала в электрических соединениях начали доминировать над задержками самих транзисторов, что привело к тому, что выигрыш от уменьшения размера транзистора перестал автоматически транслироваться в пропорциональный рост частоты работы процессора.
Сегодня ведущие производители - тайваньская TSMC и южнокорейская Samsung - работают на уровне 3 нанометров. Производство таких сверхтонких структур требует специфического оборудования - машин экстремальной ультрафиолетовой литографии (EUV), которые производит только нидерландская компания ASML. С 2019 года американские санкции последовательно ограничивали доступ Huawei к западным технологиям, а затем и Нидерланды под давлением США запретили поставки EUV-оборудования в Китай. Это лишило китайскую промышленность главного инструмента для создания передовых чипов.
Практическим воплощением теории является архитектура LogicFolding. Технология в буквальном смысле складывает логические схемы внутри кристалла в несколько слоев, резко сокращая физическое расстояние, которое проходит сигнал, и снижая паразитную емкость проводников. Huawei заявляет о приросте плотности транзисторов на 55% и повышении энергоэффективности на 41% по сравнению с обычной двумерной схемой.
Алексей Сигаев, технический директор российской компании YADRO, подчеркивает, что LogicFolding - это не отдельное новшество, а комплекс мер. "В условиях, когда масштабирование "в лоб" за счет применения более тонких техпроцессов недоступно, компания занялась более сложным вариантом: внедрением сквозных оптимизаций на всем пути проектирования устройств - от разработки программного обеспечения до реализации логики в интегральных схемах", - поясняет он. Такой подход позволяет сократить путь, который проходят данные внутри чипа. При этом, как подчеркивает Сигаев, его "невозможно однозначно сравнивать с переходом на более тонкие технологические процессы, поскольку выигрыш может сильно варьироваться в зависимости от конкретной функции, выполняемой устройством".
Чтобы оценить амбициозность заявлений Huawei, нужно взглянуть на текущий флагманский процессор компании - Kirin 9030. Он произведен компанией SMIC, базирующейся в Шанхае, по технологическому процессу N+3, который эксперты классифицируют как наиболее передовой из доступных в Китае и сопоставимый по характеристикам с 5-нанометровым уровнем чипов Samsung. В тестах реальной производительности Kirin 9030 значительно уступает конкурентам - флагманские процессоры Qualcomm, Apple и MediaTek превосходят его в несколько раз.
С чипом Kirin компания Huawei достигнет роста плотности транзисторов с 155 до 238 MTr/mm2 (миллионов транзисторов на квадратный миллиметр), что соответствует увеличению плотности размещения транзисторов на 53,5% за одно поколение. Причем это улучшение получено не за счет перехода на новый технологический процесс, а исключительно благодаря архитектуре LogicFolding. Для сравнения, типичное улучшение плотности транзисторов при геометрическом масштабировании на одно литографическое поколение составляет 20-30%, а после перехода на 2 нм TSMC наблюдалось улучшение всего на 10%.
Следующим этапом развития LogicFolding является переход от двухъярусной к трехъярусной (и более) конфигурации. Это позволит еще больше сократить длины критических путей и увеличить эффективную плотность транзисторов. Huawei планирует масштабировать архитектуру LogicFolding на AI-ускорители Ascend и высокопроизводительные дата-центровые кластеры к 2030 году.
Это создаст локальную альтернативу оборудованию NVIDIA. Ascend 950PR (Atlas 350) уже обеспечивает 1.56 PFLOPS FP4 на том же техпроцессе SMIC 7 нм. К 2031 году Huawei ставит цель достичь плотности транзисторов 400+ MTr/mm2, что эквивалентно 1.4 нм процессу по метрикам отрасли. Эта плотность будет достигнута за счет комбинации архитектурных улучшений LogicFolding и постепенного совершенствования технологического процесса SMIC.
TSMC, в свою очередь, планирует начать массовое производство настоящих 1,4-нанометровых чипов по технологии A14 в 2028 году. Таким образом, если Huawei выполнит свой план к 2031-му, разрыв сократится с пяти примерно до трех лет, и это уже качественно иная ситуация.
По словам технического директора группы компаний РСК Егора Дружинина, LogicFolding имеет огромное стратегическое значение для Huawei и Китая в условиях санкций США: "Технология предоставляет путь к передовой производительности без доступа к передовому оборудованию для литографии EUV, что критично для технологической независимости. Первые результаты на Kirin 2026 (55% рост плотности, 41% улучшение энергоэффективности) демонстрируют коммерческую жизнеспособность подхода, а LogicFolding представляет собой один из самых значительных архитектурных прорывов в полупроводниковой отрасли за последнее десятилетие и может переопределить парадигму масштабирования чипов в постмуровскую эпоху".
Эксперты при этом отмечают, что, несмотря на впечатляющую концепцию, подход имеет существенные ограничения: отсутствие зрелых инструментов трехмерной разработки процессоров тормозит их массовое внедрение и требует значительных инвестиций. Huawei разработала предварительные внутренние инструменты, но создание открытого, многофизического, 3D-инструмента является, по мнению компании, "самым важным инвестиционным вложением следующего десятилетия". Также многоярусная структура создает серьезные вызовы для охлаждения таких чипов.
LogicFolding требует прецизионного оборудования, а сегодня наиболее передовые литографические сканеры поставляются в РФ из-за рубежа. Текущий технологический потолок российских фабрик - 65-90 нм с потенциальным расширением до 28 нм. Это на 5-7 поколений отстает от процессов фабрики SMIC (7 нм), на которых Huawei реализовала первый LogicFolding-чип.
Тем не менее, по словам Дружинина, отдельные элементы подхода могут быть адаптированы уже на текущем уровне: "Это концепция оптимизации времени задержки как целевой функции проектирования, вертикальное размещение критических путей с использованием доступных TSV-технологий и стратегия "временного масштабирования" вместо геометрического. Также развитие отечественного оборудования, средств проектирования и создание компетенций в области 3D-интеграции и гибридного соединения с учетом подходов Huawei выглядит стратегически обоснованным направлением. Прямое копирование LogicFolding маловероятно в среднесрочной перспективе из-за отсутствия зрелой экосистемы поставщиков и 3D-native EDA-инструментов, но адаптация методологических принципов вполне осуществима и может дать заметный эффект даже на техпроцессах 65-90 нм, где доминирование задержек линий над транзисторными задержками особенно выражено".

